Види органічних сполук, Детальна інформація

EEIE = 1 : разрешает EEIF прерывание.

GIE Бит разрешения/запрещения всех прерываний.

GIE = 0 : запрещает прерывания

GIE = 1 : разрешает прерывания

Он сбрасывается автоматически при следующих обстоятельствах:

по включению питания,

по внешнему сигналу /MCLR при нормальной работе,

по внешнему сигналу /MCLR в режиме SLEEP,

по окончанию задержки таймера WDT при нормальной работе,

по окончанию задержки таймера WDT в режиме SLEEP.

Внешнее прерывание

Внешнее прерывание на ножке RB0/INT осуществляется по фронту: либо по нарастающему (если бит INTEDG=1 в регистре OPTION), либо по спадающему фронту (если INTEDG=0). Когда фронт обнаруживается на ножке INT, то бит запроса INTF устанавливается (INTCON <1>). Это прерывание может быть замаскировано установкой управляющего бита INTE в ноль (INTCON <4>). Бит запроса INTF должен быть очищен прерывающей программой перед тем, как опять разрешить это прерывание. Прерывание INT может вывести процессор из режима SLEEP, если перед входом в этот режим бит INTE был установлен в единицу. Состояние бита GIE также определяет: будет ли процессор переходить на подпрограмму прерывания после просыпания из режима SLEEP.

Прерывание от RTCC

Переполнение счетчика RTCC (FFh->00h) установит бит запроса RTIF (INTCON<2>). Это прерывание может быть разрешено/запрещено установкой/сбросом бита маски RTIE (INTCON<5>).

Сброс запроса RTIF - дело программы обработки.

Прерывание от порта RB

Любое изменение сигналов на четырех входах порта RB<7:4> установит бит RBIF (INTCON<0>). Это прерывание может быть разрешено/запрещено установкой/сбросом бита маски RBIE (INTCON<3>). Сброс запроса RBIF - дело программы обработки.

Прерывание от EEPROM

Флаг запроса прерывания по окончании записи в EEPROM, EEIF (EECON1<4>) устанавливается по окончании автоматической записи данных в EEPROM. Это прерывание может быть замаскировано сбросом бита EEIE (INTCON<6>).

Сброс запроса EEIF - дело программы обработки.

Обзор регистров/портов

Кристалл имеет два порта: 5 бит порт RA и 8 бит порт RB с побитовой индивидуальной настройкой на ввод или на вывод.

Схема линии порта A

Порт А - это порт шириной 5 бит, соответствующие ножки кристалла RA<4:0>. Линии RA<3:0> двунаправленные, а линия RA4 -выход с открытым стоком. Адрес регистра порта А - 05h. Относящийся к порту А управляющий регистр TRISA расположен на первой странице регистров по адресу 85h. TRISA<4:0> - это регистр шириной 5 бит. Если бит управляющего TRISA регистра имеет значение единица, то соответствующая линия будет устанавливаться на ввод. Ноль переключает линию на вывод и одновременно выводит на нее содержимое соответствующего регистра защелки.

Название ножки # Функция ножки Другие функции

PA0 0 Порт ввода/вывода.Входные уровни ТТЛ.

PA1 1 Порт ввода/вывода.Входные уровни ТТЛ.

PA2 2 Порт ввода/вывода.Входные уровни ТТЛ.

PA3 3 Порт ввода/вывода.Входные уровни ТТЛ..

PA4/RT 4 Порт ввода/вывода.Выход-открытый коллектор Вход - триггер Шмитта. Вход внешнего тактового сигнала для RTCC