Види органічних сполук, Детальна інформація

В этом случае требования к входному сигналу можно выразить так:

N*Trt/2 >= 2 tosc +20ns или Trt >= (4tosc + 40ns)/N.

Когда используется пределитель, низкий и высокий уровень сигнала на его входе должны быть не менее 10 нс. Таким образом общие требования к внешнему сигналу, когда делитель подключен таковы:

Trt= RTCC рeriod >= (4tosc + 40ns)/N

Trth = RTCC high time >= 10ns

Trtl = RTCC low time >= 10ns.

Так как выход пределителя синхронизируется внутренним сигналом тактовой частоты, то существует небольшая задержка между появлением фронта внешнего сигнала и временем фактического инкремента RTCC. Эта задержка находится в диапазоне между 3*tosc и 7*tosc. Таким образом измерение интервала между событиями будет выполнено с точностью 4*tosc (+-400нс при кварце 10 МГц).

Регистр статуса

Регистр (f3) содержит арифметические флаги АЛУ, состояние контроллера при сбросе и биты выбора страниц для памяти данных. (f3) доступен для любой команды так же, как любой другой регистр. Однако, биты TO и PD устанавливаются аппаратно и не могут быть записаны в статус программно. Это следует иметь в виду при выполнении команды с использованием регистра статуса. Например, команда CLRF f3 обнулит все биты, кроме битов TO и PD, а затем установит бит Z=1. После выполнения этой команды регистр статуса может и не иметь нулевое значение (из-за битов TO и PD) f3=000??100. Поэтому рекомендуется для изменения регистра статуса использовать только команды битовой установки BCF, BSF, MOVWF, которые не изменяют остальные биты статуса. Воздействие всех команд на биты статуса можно посмотреть в “Описании команд”.

Программные флаги статуса

Размещение флагов в регистре статуса следующее:

b7 b6 b5 b4 b3 b2 b1 b0

f3= IFR RP1 RP0 TO PD Z DC C



C - Флаг переноса/заема:

Для команд ADDWF и SUBWF. Этот бит устанавливается, если в результате операции из самого старшего разряда происходит перенос. Вычитание осуществляется путем прибавления дополнительного кода второго операнда. При выполнении команд сдвига этот бит всегда загружается из младшего или старшего бита сдвигаемого источника.

;----------------Пример

;SUBWF Examрle #1

clrf 0x20 ;f(20h)=0

movlf 1 ;wreg=1

subwf 0x20 ;f(20h)=f(20h)-wreg=0-1=FFh

;Carry=0: Результат отрицательный.

;SUBWF Examрle #2

movlw 0xFF

movwf 0x20 ;f(20h)=FFh

clrw ;wreg=0

subwf 0x20 ;f(20h)=f(20h)-wreg=FFh-0=FFh

;Carry=1: Результат положительный.

DC - Флаг десятичного переноса/заема:

Для команд ADDWF и SUBWF. Этот бит устанавливается, если в результате операции из четвертого разряда происходит перенос. Механизм установки десятичного бита переноса “DC” тот же самый, отличается тем, что отслеживается перенос из четвертого бита.