Архітектура та програмне забезпечення комп'ютера, Детальна інформація

Асоціативна пам’ять. Пошук інформації в асоціативній пам’яті здійснюється шляхом порівняння асоціативних ознак, які ставляться у відповідність кожному елементу інформації, що зберігається в пам’яті. Пошук завершується видачею елемента даних із потрібною асоціативною ознакою. За асоціативним принципом будується кеш-пам’ять в деяких системах.

Адресно-асоціативна пам’ять для пошуку інформації використовує поєднання обох описаних вище способів. За адресно-асоціативним (набірно-асоціативним) принципом організована кеш-пам’ять переважної більшості систем.

Буферна пам’ять (FIFO – First In First Out) організована таким чином, що читання з неї інформації можливе лише в тому порядку, в якому здійснювався запис (в порядку черги). Як правило, така пам’ять є складовою частиною пристроїв вводу-виводу і призначена для часткової компенсації різниці в швидкодій останніх, порівняно з швидкодією інших підсистем комп’ютера. Може бути організована програмно в оперативній пам’яті, тобто фізично використовується частина оперативної пам'яті, а необхідний порядок доступу забезпечується відповідною програмою.

Стекова пам’ять (LIFO – Last In First Out). Читання зі стекової пам’яті здійснюється в порядку, оберненому до порядку запису. Така пам’ять є необхідною для правильної роботи програм. Фізично є частиною оперативної пам’яті; необхідний порядок доступу забезпечується апаратно на рівні центрального процесора (CPU).

За типом запам’ятовуючих елементів:

Статична пам’ять (SRAM – Static Random Access Memory) в якості запам’ятовуючого елемента використовує т.з. статичний тригер – схемою з можливістю переключення між двома станами. Мікросхеми статичної пам’яті характеризуються високою швидкодією, однак мають і значні недоліки – високий рівень енергоспоживання, низька щільність запам’ятовуючих елементів на кристалі інтегральної мікросхеми, що, в підсумку приводить до високої вартості самого модуля пам’яті та значних втрат енергії при його експлуатації.

Динамічна пам’ять (DRAM – Dynamic Random Access Memory) в якості запам’ятовуючого елемента використовує конденсатор, який може знаходитись в двох можливих станах – зарядженому та розрядженому. Мікросхеми динамічної пам’яті характеризуються низьким енергоспоживанням, високою щільністю розміщення запам’ятовуючих елементів на кристалі і, як наслідок, -- низькою вартістю та експлуатаційними витратами. Недоліком динамічної пам’яті є невелика швидкодія.

За швидкодією (в порядку спадання):

Регістрова пам’ять є складовою частиною арифметико-логічного пристрою (АЛП) центрального процесора і призначена для тимчасового зберігання інформації в процесі виконання обчислень. Надвисока швидкодія регістрової пам’яті забезпечується відсутністю необхідності виконання циклу шини, тобто інформація не передається за магістраллю.

Надоперативна пам’ять призначена для часткової компенсації різниці між швидкодією центрального процесора та оперативної пам’яті шляхом зберігання найчастіше використовуваних даних із наступною оперативною їх видачею на потребу центрального процесора. Надоперативна пам’ять будується на мікросхемах SRAM (кеш-пам’ять другого та третього рівнів – cache level 2/3).

Оперативна пам’ять є основною пам’яттю комп’ютера зберігає інформацію та програму в процесі її виконання. Порівняно із надоперативною та регістровою, швидкодія оперативної пам’яті є низькою, що, головним чином, зумовлено побудовою цієї пам’яті на мікросхемах, типу DRAM.

На структурній схемі комп’ютера (мал.2.1.1.) під функціональним блоком MM (Memory Module) слід розуміти саме оперативну пам’ять комп’ютера. Згідно наведеної вище класифікації, за пошуком інформації вона є адресною, а за типом запам’ятовуючих елементів – динамічною (DRAM).

Об’єм та швидкодія оперативної пам’яті мають суттєвий вплив на продуктивність комп’ютера, що привело до послідовної розробки наступних типів пам’яті, які суттєво відрізняються швидкодією, функціональними можливостями та принципами роботи з шиною:

FPM – Fast Page Mode.

EDO – Extended Data Out.

BEDO – Burst Extended Data Out.

SDRAM – Synchronous DRAM.

DDR SDRAM – Double Data Rate SDRAM.

VC SDRAM – Virtual Channel SDRAM.

RDRAM – Direct Rambus DRAM.

3.2. Центральний процесор (мікропроцесор).

3.2.1. Структурна схема мікропроцесора.

Центральний процесор (далі по тексту – мікропроцесор або процесор) є ядром комп’ютера і забезпечує виконання програми, розміщеної в оперативній пам’яті. Процес виконання полягає в послідовному читанні кодів команд програми з пам’яті із наступним їх виконанням (мал.2.1.2). Структурна схема мікропроцесора наведена на мал.3.2.1.1.

Арифметико-логічний пристрій (АЛП) реалізує процес виконання команд та збереження проміжних результатів цього процесу. До його складу входять блок регістрів – регістрова пам’ять та електронні схеми додавання (суматор), множення (помножувач) та виконання порозрядних (логічних) операцій. Кожна з таких електронних схем має одночасний доступ до інформації двох регістрів регістрової пам’яті, а результат роботи схеми може бути зафіксований в будь-якому із цих регістрів.

В процесі виконання команди АЛП керується послідовністю сигналів, згенерованих пристроєм керування; така послідовність, в свою чергу, жорстко визначається виконуваною командою та поточним станом самого АЛП. Для генерування цієї послідовності пристрій керування використовує код команди, попередньо декодований дешифратором команд, а також аналізує сигнали статусу АЛП. Поступова реакція АЛП на кожен сигнал керуючої послідовності в підсумку приводить до формування правильного результату в одному з регістрів регістрової пам’яті.

Своєчасну доставку даних для обчислень, а також запис результатів обчислень до оперативної пам’яті або пристроїв вводу-виводу забезпечує шинний інтерфейс, який керує процесом обміну даними між оперативною пам’яттю та процесором. В процесі обміну інформація передається за шиною даних (ШД), а адреса комірки пам’яті чи пристрою вводу-виводу, до яких здійснюється звернення, встановлюється на адресній шині (ША). Керування процесом обміну здійснює шинний інтерфейс шляхом ініціювання необхідної послідовності сигналів керування, реагуючи на які модуль пам’яті або пристрій вводу-виводу передає за ШД необхідну інформацію. Сигнали керування та сигнали статусу пристроїв передаються за спеціальними лініями електричного зв’язку, сукупність яких прийнято називати шиною керування (ШК). Шина даних (ШД), адресна шина (ША) та шина керування (ШК) утворюють системну магістраль.

Процес читання або запису одного елемента інформації з\до пам’яті або пристрою вводу-виводу за системною магістраллю називається циклом шини або машинним циклом. Об’єм інформації, який може бути переданий за один цикл шини, безпосередньо залежить від ширини (розрядності) шини даних мікропроцесора та модуля пам’яті і може становити 1, 2, 4 або 8 байт.

Загальна кількість комірок оперативної пам’яті, до яких може звертатися мікропроцесор, залежить від ширини (розрядності -R) адресної шини мікропроцесора, і є рівною 2R.

3.2.2. Виконання команд.

Мікропроцесор виконує команди програми в порядку їх розміщення в оперативній пам’яті комп’ютера. Зміна послідовності виконання команд реалізується спеціальними командами, які називаються командами переходів, тобто процесом виконання програми керує сама ж програма, а не мікропроцесор.